540f65333f57f89e2b954bc4_top_coatofarms_v2.png
540f65135b848513272c60bb_top_ornament_v2.png
2007
543aaffd1b4ea3f7344afcba_1st_prize.png
műszaki
Rák Ádám
FPGA-n implementált, sztochasztikus bitfolyam alapú, programozható neurális hálózat
Témavezető:
Dr. Cserey György
Összefoglaló
Napjainkban a robotika egyik fontos kérdése olyan szabályzási és vezérlési algoritmu-
sok tervezése, melyek tanulásra képesek és előnyösen alkalmazhatóak a különféle célokra
történő megvalósításokban. Célunk egy olyan speciális célhardveren történő periférikus
neurális vezérlés megvalósítása volt, melynek implementációjában az egyes alacsony szintű
mozgások robosztus működése mellett, a vezérlési lépések igen rövid válasz-időt igényelje-
nek. Ezt általában számítógép és robot közötti kapcsolattal nehéz biztosítani. Ugyanakkor
minél több lokális vezérlés valósul meg, annál több számítási kapacitás jut a magasabb
szintű vezérlésre és a szenzorok adatainak feldolgozására. Alacsony szintű vezérlés alatt
értjük az olyan gyors válaszokat, melyek például az egyensúly megtartásához szükségesek,
vagy azokat, melyek használatával elkerülhetőek a magasabb szintű vezérlés latenciájából
keletkező oszcillációk. A sebesség és helyoptimalizálás érdekében érdemes minél kisebb
áramköri megvalósítást választani.
A rendelkezésre álló korszerű technológiák közül mikrovezérlős vagy FPGA alapú meg-
oldás jöhet számításba. A neurális vezérlés megvalósítása esetén egy mikrovezérlő nem
ad megfelelő számítási sebességet. Ugyanakkor egy FPGA azonban bizonyos komplexi-
táson belül, optimális párhuzamos feldolgozás mellett, tetszőleges logikai áramkört meg
tud valósítani. A neurális hálózat FPGA-n történő megvalósítása sztochasztikus bitfo-
lyam segítségével történt, mert kevés áramköri elem szükséges hozzá. Két érték szorzása
ebben az esetben csupán egy ÉS kapu, és az idegháló súlyaként szolgáló, konstans értékű
adatfolyam előállításához csak egy look-up table (LUT) szükséges.
A sztochasztikus neuronhálót FPGA demó panelen valósítottuk meg, a referencia adatfo-
lyamokat pedig shift regiszteres pszeudo véletlenszám generátorokkal állítottuk elő. Ezek-
ből LUT-ok segítségével kaptuk a súlyokat. Megfelelő architektúrában ezek a LUT-ok mű-
ködés közben programozhatóak, így a háló újrakonfigurálható az FPGA újraprogramozása
nélkül.
A megvalósított technológia felhasználható robotok alacsony szintű vezérléséhez, illetve
azok szenzor-adatainak előfeldolgozásához. Ezenfelül mivel működés közben programoz-
ható ezért az FPGA-n, a neurális háló mellé történő, egyszerű mikrovezérlő implementá-
lásával, egy chipben, nagy sebességgel megoldható a tanítási algoritmus vagy a genetikus
algoritmus lefuttatása.
Rák Ádám
Rák Ádám
Mivel kezdettől célom volt, hogy doktoráljak, ezért tudatosan arra használtam a TDK adta lehetőséget, hogy ráhangolódjak a tudományos munkára. Több esetben a TDK dolgozat nálam előfutára volt a nemzetközi folyóirat cikknek az adott témában. Ekkor ismertem meg témavezetőmet, aki a TDK után a diploma és a doktori munkámban is témavezetőm lett. Így a TDK nagyban segített elindulni pályámon.
Curriculum Vitae
Gimnáziumi éveimet a Miskolci Fényi Gyula Jezsuita Gimnáziumban töltöttem 1996-2004-ig. Műszaki Informatika diplomámat a Pázmány Péter Katolikus Egyetem Információs Technológiai és Bionikai Karán szereztem 2009-ben. Ugyanebben az évben barátaimmal közösen megalapítottuk a StreamNovation Kft.-t egyetemi spin-off kereteken belül, a tématerületei a cégnek a párhuzamos rendszerek (főleg GPU) köré csoportosulnak. Azóta is ott dolgozom. 2014-ben doktori fokozatot szereztem a Pázmány Péter Katolikus Egyetem Multidiszciplináris Műszaki és Természettudományi Doktori Iskolában.
Dr. Cserey György
Dr. Cserey György
Adatok feltöltés alatt